Недоліком подвоювач частоти, часто застосовуються у цифрових системах, є необхідність налаштування для кожної конкретної частоти. Пропонована схема, призначена для використання в дільники на N, не вимагає регулювання в діапазоні від 0 до декількох мегагерц.
При проходженні сигналу через схему кожен інвертор, крім інвертування імпульсу, вносить невелику затримку (зазвичай 20 нс). Так, наприклад, сигнал у точці D інвертується через 60 нс після інвертування вхідного сигналу в точці Л, отже, на обох входах вентиля 6 високі потенціали зберігаються протягом 60 нс після переключення вхідного сигналу в точці А з низького рівня на вищий. В цьому випадку вихідна напруга вентиля 6 (точка F) зменшується через 60 нс після приходу позитивного перепаду на вхід схеми. Майже аналогічний процес відбувається у вентилі 5; відмінність лише в тому, що на його виході формується низький потенціал протягом 60 нс після приходу вхідного негативного перепаду. У схемі, показаної на малюнку, інвертори 1, 2 і 3 виконують подвійну функцію при формуванні негативних імпульсів тривалістю 60 нс в точках F і G. Таке схемне рішення дозволяє зменшити число вентилів.
Вихідні імпульси вентилів 5 і 6 надходять на входи вентиля 7', який формує позитивний імпульс 60 нс при зменшенні потенціалу на будь-якому з його входів. Зменшення потенціалу на одному вході збігається з переднім фронтом кожного вхідного імпульсу в точці А, а зменшення потенціалу на іншому вході збігається з заднім фронтом, тому частота вихідних імпульсів у точці Н подвоюється по відношенню до вхідних в точці А.
Автор: Н.Макгэхи; Публікація: М. Большаков, rf.atnn.ru