Селектори, принцип дії яких заснований на синтезі частоти, називають селекторами PLL ("Phase Locked Loop", що в перекладі з англійської означає "замкнута петля ФАПЧ"). Ці селектори називають ще цифровими, так як управляються вони процесором телевізора по двухпроводной двобічної цифровий шині I2C.
Синтез частоти істотно підвищує точність налаштування на телестанцію, спрощує користування телевізором, зберігаючи можливість ручного налаштування для отримання оптимальної якості зображення [1 - 4].
Перш ніж перейти до опису селекторів, пояснимо деякі терміни та умовні позначення, прийняті для селекторів PLL.
Потік інформації по цифровій шині I2C може передаватися у двох напрямках: від процесора і до процесора. Коли він спрямований від процесора до селектору (наприклад, команди установки), такий режим називають ЗАПИС. Зворотна передача потоку інформації (від селектора) відповідає режиму ЧИТАННЯ, який встановлюється, коли селектор в деякий момент повідомляє процесору про своє стані або підтверджує раніше встановлене (за запитом процесора). Цей режим мають не всі селектори PLL.
Далі використовуються позначення: AS (Adress Select) - шина адреси: SDA - послідовна шина даних; SCL (Select Clock) - шина синхронізації, тактових імпульсів; LW - напруга живлення синтезатора (+5 В); ADC - п'ятирівневий АЦП, вбудований синтезатор і дозволяє управляти яким-небудь додатковим пристроєм через селектор.
В табл. 1 - 3 наведені найбільш важливі відомості про селекторах PLL виробництва АТ "SELTEKA" (р. Каунас. Литва) [5] та їх аналоги - доступні сучасні селектори зарубіжних фірм (вітчизняні моделі, на жаль, досі не впроваджені в серійне виробництво). Інші загальні відомості про них і параметри були опубліковані в [1]. Нагадаємо, що всі вони - всеволновые моделі європейської уніфікації. Антенний вхід - типу IEC (SNIR), вихід ПЧ - симетричний. В табл. 2 і 3 Uн - напруга настройки; висновок 1 - найближчий до антенного входу. У селекторів KS-H-132. KS-H-134 є тільки 11 висновків. У цих селекторах напруга живлення дорівнює +5 В і спеціальний висновок для напруги не UPLL передбачений, але є висновок для напруги настройки (0,5...28) - вихід UH який полегшує контроль роботи селекторів і робить можливим ручну підстроювання.
Найбільш проста модель - KS-Н-62. Швидкість перебудови, починаючи з частоти 132 МГц у поддиапазоне А, 356 МГц у поддиапазоне та 678 МГц у поддиапазоне, змінюється (програмно) так. щоб компенсувати нелінійність залежності ємності варикапів від напруги настройки.
У селекторі KS-H-64 швидкість перебудови змінюється також програмно. Сама програма "зашита" в процесорі.
KS-H-92 - більш досконалий і складний селектор. Швидкість перебудови сповільнюється (slightly - злегка) поблизу телестанції для зменшення залишкової розладу. В таблицях дані параметри модернізованого (в кінці 1998 р.) селектора варіанта KS-H-92, в якому встановлена мікросхема TSA5522M фірми PHILIPS замість синтезатора фірми MOTOROLA. Цей варіант став аналогом селектора 3402РНС фірми ТЕМІС.
Селектор KS-H-92L - варіант KS-H-92 з подовженим антенним входом (32.2 мм). Аналогічними функціональними можливостями володіє селектор KS-H-132, але при низькій напрузі живлення.
Самим новим селектором на сьогоднішній день можна назвати KS-H-134 (розробка 1998 р.). У ньому змінені межі піддіапазонів частот: А - з ефірного каналу 1 по кабельний канал СК6 (47... 158 МГц). В - з СК7 no СК37 (158...438 МГц); З - з СК38 по 69-й канал (438...862 МГц). Введений режим тестування, а зміна швидкості перебудови відбувається автоматично. При замиканні петлі системи ФАПЧ (у смузі захоплення каналу) забезпечується перемикання швидкості перебудови, а при відсутності фіксації - зворотне зміна швидкості. Програмне включення/вимикання функції швидкості перебудови дозволяє перейти на ручне налаштування.
На рис. 1 представлена структурна схема селектора PLL (на прикладі KS-H-92). Він складається з трьох однакових каналів виділення, посилення і перетворення сигналу. Кожен канал розрахований для роботи тільки в одному поддиапазоне (А, В або С). Розглянемо побудову одного з каналів, наприклад, для піддіапазону А.
Радіосигнал з антенного входу виділяється вхідним контуром, які виконують роль смугового фільтра (Пм). і проходить на підсилювач радіочастоти (УРЧ). зібраний на польовому транзисторі. Навантаженням УРЧ служить смуговий фільтр (ПФ). Вхідний контур і смуговий фільтр перебудовуються варикапами. Посилений сигнал надходить на мікросхему DA1, що містить три окремих балансових змішувача-гетеродина (С/Г). Контури гетеродинов також перебудовуються варикапами. Сигнал ПЧ виділяється смуговим фільтром (ФПЧ) і після узгоджувального каскаду приходить на вихідні висновки селектора (вихід ПЧ).
Сигнал гетеродина через комутатор (Ком) надходить на мікросхему синтезатора частоти DA2. На рис. 2 показаний фрагмент структурної схеми синтезатора, який входить зразковий генератор (ОГ) частоти Fo, перший програмований дільник (ПД1) з коефіцієнтом ділення К і другий програмований дільник (ПД2) з коефіцієнтом ділення N, частотно-фазовий детектор (ФД) і активний фільтр нижніх частот, в якості якого застосовано інтегратор (І). Останній не входить до склад мікросхеми, проте він працює в петлі системи ФАПЧ і реалізує зміна швидкості перебудови. Частота зразкового сигналу стабілізована кварцовим резонатором на 4 МГц.
Дільник ПД1 виконаний так, що його коефіцієнт ділення До задається процесором в суворій відповідності з встановленим кроком перебудови за табл. 4.
Як працює синтезатор в кільці імпульсної системи ФАПЧ при переході частоти гетеродина з Fг1 на частоту Fг2, причому Fг2>Fг1? Для того, щоб на входах частотно-фазового детектора були сигнали однієї частоти порівняння (Fcp). вихідна частота гетеродина повинна задовольняти співвідношенню Fо/K=Fг/N. Зміна коефіцієнта ділення N на одиницю призводить до відповідної зміни частоти F, мінімальний крок частотної сітки гетеродина.
В перший момент після збільшення N частота сигналу на виході програмованого дільника ПД2 стане менше Fcp і частотно-фазовий детектор почне виробляти коригувальні імпульси, які перетворюються інтегратором в підвищену напруга управління (Uyпp). Ця напруга надходить на варикапы гетеродина (а також вхідного контуру і смугового фільтра в кожному каналі селектора). Частота гетеродина буде підвищуватися до тих пір, поки значення частоти на обох входах частотно-фазового детектора не зрівняються. В результаті досягнута різниця фаз (залишкова розлад) буде підтримуватися постійною. Отже, зміною коефіцієнта ділення N забезпечується перебудова селектора за частоті. Причому кожному значенню кроку перебудови відповідає певне значення частоти порівняння (табл. 4).
Неважко помітити, що швидкість перебудови залежить від параметрів інтегратора. Так, збільшення вхідного струму інтегратора в п'ять разів викликає значне збільшення швидкості перебудови. Цей спосіб управління отримав назву НАКАЧУВАННЯ (Charge Pump). Однак слід мати на увазі, що швидкість перебудови обмежена умовою стійкості, як і в будь-якій системі автоматичного регулювання.
В табл. 4 дані також значення коефіцієнта D, необхідного для визначення коефіцієнта ділення N. Для його обчислення значень використовують співвідношення N=D(Fгн + Fпч, де Fгн - частота гетеродина для сигналу зображення, Fпч - ПЧ зображення. В двійковому численні завдання для коефіцієнтів програмування число N має вигляд:
N=16384·N14+8192·N13+4096·N12+ 2048 ·N11+1024· N10+512· N9+256 · N8+ 128 · N7+64 · N6+32 · N5-4 6 · N4+8 · N3+ 4 · N2+2.N 1+N0, де N14 - N0 - біти інформації, приймають значення 0 або 1.
І нарешті, слід розповісти про протоколі обміну сигналами між селектором PLL та мікропроцесорною системою керування в різних режимах.
В режимі ЗАПИС протокол обміну складається з п'яти байтів по вісім біт у кожному: один байт адреси, два байти програмного дільника ПД2 і два байти управління. В наприкінці кожного байта селектор повинен посилати особливий сигнал АСК (Acknowledge), підтверджує правильність прийнятої інформації. У загальному вигляді протокол обміну цьому режимі представлений в табл. 5. Слід мати на увазі, що один і той же біт в байтах управління для різних моделей селекторів має різні позначення. Наприклад, біт Р14 позначають 5I для селектора KS-H-62, Т14 - для KS-H-64 і CP - для решти. Тому в таблицях такі біти позначені літерою Р (PORT) порядковим цифровим номером, а в дужках можуть бути вказані позначення для конкретного селектора. Значення бітів. зазначені у таблиці знаком "X", не використовують для управління.
Біт адреси R/W (Read/Write) перемикає селектор в режим ЧИТАННЯ або ЗАПИС. При R/W=0 встановлюється режим ЗАПИС. Для селекторів без режиму ЧИТАННЯ це - єдине стан.
МА1 і МА0 - біти вибору необхідного адреси, якщо телевізор містить кілька селекторів (наприклад, другий селектор для пристрою "Кадр в кадрі"). Зміна адреси досягається зміною напруги на виводі AS згідно з табл. 6. При використанні в телевізорі одного селектора МА1=0 і МА0=1 або висновок AS залишають вільним.
Битами N14-N0 (див. табл. 5) задають коефіцієнт розподілу дільника програмованого ПД2, про що вже було сказано вище.
Біт Р14, який вже згадувався, - біт накачування. Для селектора KS-H-62 при Р14(51), рівному 1, збільшується швидкість перебудови з певних частот у кожному поддиапазоне. Для решти селекторів при тому ж значенні біта Р14 (Т14, CP) забезпечується експрес налаштування.
У селекторі KS-H-134 біти Р13 - Р11 (Т2 - Т0) керують включенням і вимиканням режимів внутрішнього тестування і автоматичної накачування згідно з табл. 7.
У селекторі KS-H-64 біти Р11(Т11) і Р10(Т10) керують програмованим дільником ПД1 так, як вказано в табл. 8.
В інших селекторах для управління цим дільником використані біти Р10 (RSA) і Р9 (RSB) за табл. 9, причому біти Р13 і Р12 повинні мати значення 0, а біт P11 - значення 1. Оскільки селектор KS-H-62 виконують з єдиним кроком перебудови (62,5 кГц), то для нього біти P11, Р10 і Р9 дорівнюють 1.Біт Р8 дорівнює 0 для всіх селекторів без винятку.
Перемикання піддіапазонів зосереджено в останньому байті управління. Причому кількість бітів може бути від трьох до п'яти (решта біти не застосовують). Для селектора KS-H-62 це - Р7 - РЗ в табл. 10, для KS-H-64 - РЗ (ВЗ) - Р0 (В0) в табл. 11.
Для KS-H-134 (табл. 12) KS-H-92 і KS-H-132 (табл. 13) використовують три молодших розряду Р2 (BS2) - Р0 (BS0).
У режимі ЧИТАННЯ протокол обміну складається з байга адреси і байта статусу. Біт R/w в байті адреси повинен бути дорівнює 1. Інших змін в цьому байті немає (див. табл. 5, 14).
Байт статусу для селекторів KS-H-92. KS-H-132. KS-H-134 представлений в табл. 14. Біт POR (Power On Reset) сигналізує про включення живлення селектора. Біт POR дорівнює 1, коли харчування подано. Біт FL (In lock Flag) - сигнал про дію системи ФАПЧ. Коли біт FL дорівнює 1. кільце системи ФАПЧ замкнуто. Біт ACPS (Automatic Charge Pump Switch flag) інформує про роботу пристрою автоматичного перемикання НАКАЧУВАННЯ в селекторі KS-H-134. Біт ACPS активний стан 0. Біти А0-А2 - вихідні сигнали пятишагового АЦП (ADC). Для селекторів з режимом ЧИТАННЯ (див. табл. 14) параметри ADC і комбінації рівнів А0-А2 однакові і вказані в табл. 15. АЦП дозволяє, наприклад, управляти селектором за трипровідною шині (американський стандарт).
Ще кілька слів про процесорах управління. Їх досить багато. Відрізняються вони один від іншого заповненням внутрішнього ПЗУ ("прошивкою"). Для селекторів KS-H-92. KS-H-132 краще всіх підходить процесор РСА84С640-30 фірми PHIUPS.
Література
Автор: А. Бурковський, р. Санкт-Петербург